各种逻辑芯片的晶振引脚可以等效为电容三点式振动器.晶振引脚的内部通常是一个反相器,或者是奇数个反相器串联.在晶振输出引脚XO和晶振输入引脚XI之间用一个电阻衔接,关于CMOS芯片通常是数M到数十M欧之间.许多芯片的引脚内部现已包含了这个电阻,引脚外部就不必接了.这个电阻是为了使反相器在振动初始时处与线性状况,反相器就如同一个有很大增益的放大器,以便于起振.石英晶体也衔接在晶振引脚的输入和输出之间,等效为一个并联谐振回路,振动频率应该是石英晶体的并联谐振频率.晶体周围的两个电容接地,实践上便是电容三点式电路的分压电容,接地址便是分压点.以接地址即分压点为参阅点,振动引脚的输入和输出是反相的,但从并联谐振回路即石英晶体两头来看,构成一个正反应以确保电路继续振动.在芯片设计时,这两个电容就已构成了,一般是两个的容量持平,容量巨细依工艺和地图而不同,但终归是比较小,不一定合适很宽的频率规模.外接时大约是数PF到数十PF,依频率和石英晶体的特性而定.必需求分外留意的是:这两个电容串联的值是并联在谐振回路上的,会影响振动频率.当两个电容量持平时,反应系数是0.5,一般是可以彻底满意振动条件的,但假如不易起振或振动不安稳能减小输入端对地电容量,而添加输出端的值以进步反应量.

  1.使晶振、外部电容器（假如有）与IC之间的信号线尽可能坚持最短。当十分低的电流经过IC晶振振动器时，假如线路太长，会使它对EMC、ESD与串扰发生十分灵敏的影响。并且长线路还会给振动器添加寄生电容。

  晶振的负载电容是别离接在晶振的两个脚上和对地的电容，一般在几十皮发。它会影响到晶振的谐振频率和输出起伏，一般订货晶振时分供货方会问你负载电容是多少。晶振上接的一个电阻是反应效果，使振动器简单起振。

  晶振负载电容取值必定的联系到调频的精确度。假如负载电容不行精确，那么买来的晶体精确度就会差，关于负载电容的核算方法即从晶体两头看进去电容的总和。核算公式:

  晶体元件的负载电容是指在电路中跨接晶体两头的总的外界有用电容。是指晶振要正常震动所需求的电容。一般外接电容，是为了使晶振两头的等效电容等于或挨近负载电容。要求高的场合还应该要考虑ic输入端的对地电容。应用时一般在给出负载电容值邻近调整可以取得精确频率。此电容的巨细首要影响负载谐振频率和等效负载谐振电阻。

  请教师指导：晶振的参数里有配用的谐振电容值。比如说32.768K的是12.5pF；4.096M的是20pF. 这个值和实践电路中晶振上接的两个电容值是啥联系？像DS1302用的便是32.768K的晶振，它内部的电容是6pF的

  答复：你所说的是晶振的负载电容值。指的是晶振交流电路中，参加振动的，与晶振串联或并联的电容值。晶振电路的频率首要由晶振决议，但已然负载电容参加振动，必定会对频率起微调效果的。负载电容越小，振动电路频率就会越高4.096MHz的负载电容为20pF，阐明晶振自身的谐振频率4.096MHz，但假如让20pF的电容参加振动，频率就会升高为4.096MHz。或许有人会问为什么这么费事，不如将晶振直接做成4.096MHz而不必负载电容？不是没有这样的晶振，但实践电路设计中有多种振动方式，为了振动反应信号的相移等原因，也有为了频率差错便于调整等原因，大都电路中均有电容参加振动。为了精确掌握晶振电路中该用多大的电容，只需掌握晶体负载电容应等于振动回路中的电容杂散电容就可以了。你所说的IC中6pF的电容就可看作杂散电容

  假如实践的负载电容装备不妥,榜首会引起线路参阅频率的差错.别的如在发射接纳电路上会使晶振的振动起伏下降(不在峰点),影响混频信号的信号强度与信噪.

  当波形呈现削峰,畸变时,可添加负载电阻调整(几十K到几百K).要安稳波形是并联一个1M左右的反应电阻

  什么是负载电容，它对电路上的晶振电容取值有什么影响吗？晶振上接个电阻有什么用？